晶電透過CSP LED結(jié)合量子點(diǎn)技術(shù)，解決LED微縮技術(shù)瓶頸

    自從消費(fèi)性電子大廠Sony六月份在北美所發(fā)表的CLEDIS顯示屏之后，小間距LED顯示屏結(jié)合Micro LED技術(shù)的結(jié)合廣受市場矚目。然而，LED微縮面臨成本偏高與波長均一度不同的挑戰(zhàn)。

    現(xiàn)階段小間距LED顯示屏應(yīng)用在室內(nèi)100寸~150寸已經(jīng)漸趨成熟。但以目前技術(shù)來說，PLCC的LED封裝體的縮小尺寸極限約在0505(mm)。若想要進(jìn)一步做到100寸以下的小間距LED顯示屏，LED微縮就面臨了成本與波長均一度的挑戰(zhàn)。目前一般藍(lán)光波長均勻性的量產(chǎn)水準(zhǔn)是5~12nm，而小間距LED的波長均一度目標(biāo)是3~4nm。另外，當(dāng)LED封裝體的尺寸持續(xù)縮小時，為了避免打線造成體積增加，紅光 LED 需從垂直(Vertical)改成覆晶(flip chip)形式，成本甚至超過藍(lán)光LED和綠光LED在小間距顯示屏的成本總和達(dá)一倍之多。

    LED磊晶大廠晶電 (Epistar) 突破限制的做法，便是結(jié)合CSP和量子點(diǎn)(QD)技術(shù)，透過量子點(diǎn)光轉(zhuǎn)換，解決藍(lán)綠光LED波長均勻性不佳，以及紅光LED覆晶昂貴的問題。晶電的量子點(diǎn)小間距LED，封裝體尺寸可做到0303甚至0202(mm)，點(diǎn)距(pitch)達(dá)到0.5 mm以下。以解析度的業(yè)界標(biāo)準(zhǔn)而言，這樣的LED封裝體，甚至可做到60寸以下的小顯示器，可望大幅打開小間距LED顯示屏的應(yīng)用范圍。